Im Bereich der Innovation und ihrer besonderen Erkenntnisse wird Reverse Engineering als wesentliches Verfahren eingesetzt und dient in der Regel der Standardisierung von Produkten und der Unterstützung von Lizenzierungsprozessen.
Ein herausragendes Interesse des gegenwärtigen Unternehmens besteht darin, etwas über die Arbeit Ihres Konkurrenten zu erfahren. Für den Fall, dass ein Verein die Erwartungen hinsichtlich der Ausführung seines Artikels übertreffen muss, sollte er zu diesem Zeitpunkt über die aktuellen Artikel und deren Nützlichkeit Bescheid wissen. Um diesen Grund anzugehen, sollten sie die innere Innovation durch Zerlegen und Untersuchen erkennen. Wenn die Untersuchung eines zerlegten Artikels durchgeführt wird, kann man etwas über das verwendete Material, die vorhandenen Module, ihren Nutzen und die erforderlichen Upgrades im Hinblick auf Innovationen sagen, die beim Aufbau seiner nächsten und besseren Form vorgenommen werden müssen.
Das absolute Erste, was einem bei der Frage klingelt: „Ist es rechtmäßig?“ Wenn Sie versuchen, die Antwort darauf zu finden, erhalten Sie die Antwort „Ja“. In den Vereinigten Staaten gibt es ein Gesetz zum Schutz von Halbleiterchips, das Reverse Engineering bei der IC-Montage und bei Halbleitern unterstützt. Vergleichsrechtsakte gibt es auch in anderen Teilen der Welt, beispielsweise in der Europäischen Union, China und anderen. Diese Demonstrationen beinhalten den Einsatz von Reverse Engineering zur Untersuchung der Innovationen und Techniken, die bei der Strukturierung und Montage eingesetzt werden.
Arten des Reverse Engineering
Reverse Engineering halbleiterbasierter Produkte kann im Großen und Ganzen verschiedene Formen annehmen:
- Produkt-Teardowns – Identifizieren Sie das Produkt, die Verpackung, die internen Platinen und die Komponenten
- Analyse auf Systemebene – Analysieren Sie Vorgänge, Funktionen, Timing, Signalpfade und Verbindungen
- Prozessanalyse – Untersuchen Sie die Struktur und die Materialien, um zu sehen, wie es hergestellt wird und woraus es besteht
- Schaltungsextraktion – Verzögern Sie auf Transistorebene und extrahieren Sie dann Verbindungen und Komponenten, um Schaltpläne und Netzlisten zu erstellen.
- Die Schaltungsextraktion von integrierten Schaltkreisen (ICs) wird mit jedem neuen Zeitalter immer schwieriger. Mit sauberen Innen- und Außenfotos jeder Schicht eines Chips kann man modernste Instrumente nutzen, um eine Netzliste des integrierten Schaltkreises (IC) auf Gate-Ebene zu erstellen. Es bietet einige Chancen (Sicherheitsbewertung, Nachweise von IP-Verstößen) und stellt dennoch ein erhebliches Risiko dar, da ein anderer Wettbewerber die Netzliste kennen lernen kann, um zu sehen, wie der IC funktioniert, und dann zur Konfiguration gefälschter Produkte verwendet werden könnte.
Der Kreislaufextraktionsstrom wird wie folgt fortgesetzt:
Paketauslieferung (in der Branche als „Gadget-Depot“ bezeichnet)
- Verzögerung
- Imaging
- Anmerkung
- Schematische Analyse und Assoziation
Gerätedepot
Depot ist der Hauptfortschritt des Verfahrens, das weiterhin die üblichen Techniken verfolgt. Normalerweise werden Verpackungen mithilfe einer zerstörerischen Korrosionsanlage abgeätzt. Abhängig von der Struktur und Größe der spezifischen Verpackungen werden verschiedene Arten von Säuren bei unterschiedlichen Temperaturen verwendet. Durch diese Anordnungen wird das Material der Verpackung zersetzt, das Gesenk jedoch nicht beschädigt.
Verzögerung
Heutige Halbleitergeräte reichen von 1.0-μm-Einzelmetall-Bipolarchips über 0.35-μm-BiCMOS-Diffusions-MOS-Chips (BCDMOS) bis hin zu 45-nm-12-Metall-Mikrochips und allem dazwischen. Sowohl Aluminium als auch Kupfer können als Metall auf einem ähnlichen Chip verwendet werden. Abhängig vom Prozessalter können die Polysilizium-Gates und Source/Kanäle verschiedene Silizide verwenden.
Ein Verzögerungslabor muss ein einzelnes Beispiel des Geräts auf jeder Metallschicht und auf der Gate-Ebene des Polysiliziumtransistors anfertigen. Dabei muss es jede Schicht nacheinander präzise abtragen und dabei die Oberfläche eben halten. Dies erfordert Punkt-für-Punkt-Formeln für die Austreibung jeder Schicht. Diese Formeln beinhalten eine Mischung aus Strategien, zum Beispiel Plasma-(Trocken-)Kratzen, Nassätzen und Reinigen.
Imaging
RE-Labore nutzen derzeit zwei Arten von Bildgebungsverfahren: optische und Rasterelektronenmikroskope (REM). Bis zu 0.25 µm Halbleiterchips war die optische Abbildung ausreichend. Wie dem auch sei, für 0.18 µm muss zur Bestimmung der kleinsten Glanzlichter ein SEM verwendet werden. Um die große Anzahl an Bildern aneinanderzureihen, kommt eine speziell entwickelte Programmiersoftware zum Einsatz.
Anmerkung
Sobald alle Bilder genäht und angepasst sind, besteht die eigentliche Arbeit darin, den Rundgang durchzulesen. Für eine vollständige Schaltungsextraktion müssen alle Transistoren, Dioden, Kondensatoren und verschiedenen Segmente, alle Verbindungsschichten sowie alle Kontakte und Durchkontaktierungen beobachtet werden. Dies kann physisch oder durch den Einsatz von Automatisierung möglich sein.
Prüf- und Schaltplanerstellung
Die Anmerkungsprozedur kann zu einem Fehler führen. Anschließend sollte in dieser Phase eine Prüfung durchgeführt werden. Bei der Prüfung von Designregeln werden zahlreiche Probleme aufgedeckt, beispielsweise unterhalb der kleinsten Glanzlichter oder Abstände, hängende Drähte, Durchkontaktierungen ohne Drähte usw.
Schematische Untersuchung und Organisation
Die Phase kann äußerst iterativ sein und zahlreiche offene Datenquellen nutzen, die für Anwendungen wie Präsentationsdaten, Datenblätter, Fachdokumente oder Lizenzen verfügbar sind. Diese können bei der Schaltplanzuordnung hilfreich sein, beispielsweise wenn ein Blockdiagramm zugänglich ist. Sie können beim Verständnis von Modellen und Schaltungsstrukturen helfen. Die Untersuchung soll ebenfalls mit den Chip-Design-Techniken möglich sein. Eine Schaltung kann mithilfe der Transistor- und Registerebene manuell untersucht werden. Designstrukturen sind häufig auffällig, zum Beispiel Differentialsätze, bipolare Elemente für Bandlückenreferenzen usw.
Wie dem auch sei, die punktuelle Nützlichkeit eines Extraktionsverfahrens hängt von seiner Rahmenbedingung ab. Zusammengenommen können die oben untersuchten Methoden außergewöhnlich erstaunlich sein. Ständige Innovationsfortschritte machen es möglich, diese Möglichkeiten mithilfe angetriebener bildgebender Verfahren auszuspielen, um Anzeichen von Verbesserungsergebnissen zu zeigen.
Kürzlich nutzte eine Gruppe von Spezialisten in der Schweiz die 3D-X-Beam-Technologie für das einfache Reverse Engineering von ICs, um die Extraktion der mysteriösen Innovation in Prozessoren auf Schaltungsebene zu entdecken. Sie nutzten Lichtemissionsstrahlen an einem Ort eines Intel-Prozessors und waren in der Lage, das Labyrinth aus Transistoren und Verkabelungen des Chips in drei Schritten neu zu gestalten. In Zukunft kann dieses Bildgebungssystem ausgeweitet werden, um hochauflösende, großformatige Bilder des Inneren von Chips zu erstellen.
Heutzutage entfernen Reverse-Engineering-Unternehmen logischerweise Schichten eines Prozessors und machen gleichzeitig elektronenmikroskopische Bilder von einem kleinen Teil des Chips. Allerdings ist dieser Prozess eine weitere Möglichkeit, sich in Chips einzuschleichen, um sie herauszufinden oder sicherzustellen, dass lizenzierte Innovationen nicht missbraucht werden.
Auch wenn diese Methode nicht weit verbreitet ist, um die Chips der Konkurrenten zu zerstören, könnte sie in anderen Anwendungen Anwendung finden.
Die Arbeit wurde an der Swiss Light Source des Paul Scherrer Instituts geleitet. Das Büro ist ein Synchrotron; Es beschleunigt Elektronen auf nahezu Lichtgeschwindigkeit und erzeugt so Lichtemissionsstrahlen.
Das Schweizer Unternehmen lässt eine X-Beam-Säule durch einen Intel-Prozessor der 22-Nanometer-Generation strahlen. Die verschiedenen Schaltkreissegmente – seine Kupferdrähte und Siliziumtransistoren sowie andere Highlights – streuen das Licht auf unterschiedliche Weise und erzeugen nützliche und schädliche Impedanzen. Die Wissenschaftler richteten die Säule von verschiedenen Kanten aus auf ihr Beispiel und konnten mithilfe eines Systems namens Röntgen-Ptychographie die innere Struktur eines Chips aus den nachfolgenden Beugungsmustern nachbilden.
Das Ziel für dieses Verfahren liegt bei 14.6 nm, wodurch nur ein sehr verschwommenes Bild der einzelnen Transistorsegmente entsteht. Die Ziele können weiter verbessert werden. Aufgrund dieser Einschränkungen könnte die beste Anwendung für dieses Bildgebungsverfahren bei Chips liegen, die mit etablierteren Montageverfahren hergestellt werden und daher größere Highlights aufweisen. Dies ist bei verschiedenen Chips der Fall, die in Militär- und Raumfahrtanwendungen eingesetzt werden.
